增加单稳态触发器的定时电阻R的值可以使输出脉冲的（）。

增加单稳态触发器的定时电阻R的值可以使输出脉冲的（）。

A 、宽度增加

B 、幅度减小

C 、幅度增加

D 、宽度减小

参考答案:

【正确答案：A】

由于电路中RC延时环节的作用，单稳态触发器经过一段暂稳态过程后，会自动返回到稳态。暂稳态的持续时间（脉冲宽度）取决于RC电路的参数值，且与R、C成正比。

74HC123单稳态触发器

74HC123 是单稳态触发器. 其 RxCx (7,15) 和 Cx 端 (6,14) 接定时的电阻和电容, 即决定触发后 Q 端产生的单脉冲宽度. Rbar (3,11) 是低电平复零, 不作复零时为高电平. Abar (1,9) 是下降沿触发输入端, 通过 Abar 用负脉冲触发, 不用时保持高电平. B (2,10) 是上升沿触发输入端, 通过 B 用正脉冲触发, 不用时置低. Q (5,13) 与 Qbar (4,12) 分别输出正负定时单脉冲.

器件中单稳触发器作用是不管触发信号持续多长时间，只固定维持外围阻容给定的一段时间就恢复触发前状态，外围电阻电容决定单稳时间，因为触发是由边缘触发，上升或下降沿。可再触发单稳不同之处是前次触发后的单稳没有恢复触发前状态而又有触发信号时，可再触发单稳将在触发边缘开始继续维持阻容给定的单稳时间，而单稳是不理会在翻转后的触发信号的。此芯片也可做多谐振荡器用。

74HC123单稳态触发器。它有两种输入，A为低电平有效，B为高电平有效。有两种输出正好相反。用外接的电阻电容作定时元件，时间自己定，比74LS电路易用。 单稳态触发器74HC123及外围电路来实现该功能。74HC123为双可重复触发的单稳态，其输出脉冲的宽度主要取决于定时电阻R与定时电容C，脉宽的计算为电容值与电阻值的乘积即：WP=R´C，在实际设计中R=5kW，C=80pF，输出脉宽为400ns、幅度约5V。脉冲快沿放大与射极跟随输出电路，主要作用是对整形与展宽后的触发脉冲进行加速和放大，以便得到有较高幅度和较快上升沿的脉冲信号去触发场效应管2SC3306。

触发器怎么调节提高触发频率？

触发方式是研究触发器翻转时刻与时钟脉冲间的关系，在各类触发器中，存在三种触发方式：电平触发方式、主从触发方式、边沿触发方式。1．电平触发方式电平触发方式分为二种：高电平触发方式（在时钟脉冲C=1期间翻转）；低电平触发方式（在时钟脉冲C=0期间翻转）。电平触发方式结构简单、触发速度快。在时钟信号有效电平期间（C=1或C=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。在时钟信号无效电平期间，触发器状态保持不变。因此在时钟信号有效电平宽度较宽时，触发器会连续不停地翻转。如果要求每来一个C脉冲触发器仅翻转一次的话，则对时钟脉冲的有效电平的宽度要求极为苛刻，所以实际中应用并不广泛。前面介绍的可控RS触发器就属于高电平触发方式。

2．主从触发方式主从型JK触发器、由主从型JK触发器转换的各种功能的触发器都属于这种触发方式。这种触发方式的工作特点是：克服了在C有效电平期间多次翻转现象，具有一次翻转特性。就是说在C有效电平期间，主触发器接受了输入信号发生一次翻转后，主触发器状态就一直保持不变，也不再随输入信号J。K的变化而变化。一次翻转特性有利有弊：利在于克服了空翻现象；弊是带来了抗干扰能力差的问题。前面已经较为详细地介绍了主从型JK触发器的原理。为说明其一次翻转特点，我们看这样的一个例子。图1是主从型JK触发器可能的一种工作情况。图中J。K在CP=1期间状态有变化（扰动），Q1、Q的波形分别是其主触发器、从触发器的输出端波形。从中可看出在C下跳时，从触发器的状态跟随此时刻主触发器的状态。如果在C=1期间，主触发器发生一次翻转后，输入端JK又发生了变化，由于从触发器并未发生变化，故主触发器不会再发生变化，这就是一次翻转特性。因此在时钟脉冲下降沿到达时，从触发器接受这一时刻主触发器的状态，若忽视了它主从触发方式，就有可能得出触发器状态翻转与其状态表不一致。为此要求在C=1期间，输入信号JK不发生变化，这使得主从型JK触发器的使用受到限制。若将上述波形中J、K波形在C=1期间的变化看成是干扰，则主从型JK触发器不能抑制这一干扰，出现误翻转。

3．边沿触发方式为了免除C=1期间输入信号不许扰动的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时刻发生翻转，而在C=1或C=0期间，输入端的任何变化都不影响输出。比如前面介绍过的维持阻塞型的D触发器。除此以外当然也有边沿触发的JK触发器。如果翻转发生在上升沿就叫“前边沿触发或正边沿触发”。如果翻转发生在下降沿就叫“后边沿触发”或“负边沿触发”。为区分主从和边沿触发两种方式，在状态表中常采用图2两种表示法。主从触发方式在功能表中一般用“”表示；边沿触发方式用“（正边沿）”“ （负边沿）”。表示。在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。由于边沿触发抗干扰能力强，且不存在空翻，所以应用较广泛。和TTL门电路一样，由CMOS传输门也可构成基本RS触发器、JK触发器、D触发器等；但和TTL门电路不同的是，由CMOS传输门构成的各类触发器一般为边沿触发器。下面以CMOS D触发器为例讨论。图1所示的是CMOS D触发器的逻辑图。传输门TG1，TG2和“非”门G1，G2组成主触发器；TG3，TG4和TG3，G4组成从触发器。TG1和TG3分别作为主触发器和从触发器的输入控制门。C和是互为反量的时钟脉冲，在它们作用下TG1，TG4和TG2，TG3不会同时开通和关断，以保证主触发器和从触发器一开一闭。值得注意的是，虽然本例CMOS D触发器结构上是主从形式，但其触发方式却是边沿型，而非主从型。

（1）当C=1时TG1开通而TG2关断，D输入信号送入主触发器，使，Q'=D。同时TG3关断而TG4开通，从触发器与主触发器之间的联系被TG3切断，从触发器保持原状态不变。

（2）当C=0时TG1关断而TG2开通，主触发器切断了与D端的联系，并保存了TG1关断前的状态。同时TG3开通而TG4关断，主触发器的状态送入从触发器，使输出端Q=D，。由上分析可见，图1的D触发器是在脉冲C的负边沿触发的。如将所有传输门上的互为反量的时钟C和对调，可改为正边沿触发方式。集成寄存器的种类很多。在这里介绍一种具有多种功能的中规模集成电路74LS194。它是具有左移、右移、清零、数据并入、并出、串入、串出等多种功能双向移位寄存器。其逻辑功能状态表如表1，外引线排列如图1所示。QAQBQCQD：并出；ABCD：并出；R：右移串入； L：左移串入S1S2：方式选择； ：清零；CP：移位脉冲在计算机系统和数字控制系统中，有许多操作需要按次序分别顺序工作，这就需要用顺序脉冲发生器产生一系列节拍脉冲对各部分进行控制，以协调各种操作。例如用74LS194可构成常用的两种四位脉冲分配器：环形计数器和扭环计数器。它们的管脚电路接法如图2所示。

（1）环形计数器工作前首先在S1端加预置脉冲，使S1S0=11，寄存器处在并入状态，ABCD的数码1000在CP移位脉冲作用下并行存入QAQBQCQD。预置脉冲过后，S1S0=01，寄存器处在右移状态，然后每来一个脉冲，QA～QD循环右移移位。从QA～QD每端均可输出系列脉冲，但彼此相隔一个CP脉冲宽度，波形如图3（a）。

（2）扭环形计数器此扭环形计数器是自起动脉冲分配器。工作时首先用端清零，然后在CP移位脉冲作用下，从QA～QD每端均可输出系列脉冲，工作波形如图3（b）。所谓任意进制的计数器就是指n进制计数器，即来n个计数脉冲，计数器状态重复一次。一般分析方法是：首先判断是同步方式还是异步方式；然后根据端子逻辑关系表达式填写状态表或画工作波形；最后根据几个脉冲循环断定是几进制。较常见的CT74LS290芯片就是二-五-十多选择进制计数器。其逻辑图、外引线排列图、功能表如图1（a）、（b）所示。R0（1）和R0（2）是清零输入端，由图1（c）的功能表可见，当二者均为“1”时，将四个触发器清零；相类似，S9（1）和S9（2）置9输入端。注意清零时要求S9（1和S9（2）中至少有一个为0；而置9时可任意。下面按二、五、十进制三种情况来分析。逻辑关如图1所示，为CMOS积分型单稳态触发器。其中R和C构成积分延时环节，G1门和G2门是CMOS“或非”门，故因此而得名。

（1）稳定状态与暂稳状态当触发脉冲有效电平（低电平）到来前，I约为VDD，其逻辑值为1；O1约为0V，其逻辑值为0。由于G2门的两个输入端I均为1，则A为0，故输出O为0。只要触发器脉冲的有效电平未到，这个状态就不变，所以0态是稳定状态。当触发脉冲有效电平来临，I为0，故O1变为1。我们知道电容两端电压不能跃变，故A仍暂时保持为0。这期间G2门的两个输入端全为0，故其输出O变为1。这之后电容C要通过电阻R和G1门放电，A电位逐渐上升，当升至MOS管的开启电压VGS（th）时（输入的有效电平宽度应该大于暂态持续时间tp），O又变为0，所以1态是暂稳状态，暂稳状态持续时间（2）RC电路的恢复这以后，只要输入脉冲有效电平尚在，电容C就继续放电。当有效电平消失时即I由0变为1，O1就由1变为0，这时电容C通过R和G1门又开始充电，当RC电路充电完毕便完成恢复工作，为下一次的暂态翻转做好准备。图2为上述单稳态触发器的波形图。集成单稳态触发器种类很多，如74LS123。该芯片内有两个独立的单稳态触发器，外引线排列和外接元件RT、CT的接线图1端子A、B分别为负脉冲下降沿和正脉冲上升沿边沿触发端。Q和 分别输出一定宽度tp的正脉冲和负脉冲，为清零端，也可作为触发端使用。功能表如表1。表1 74LS123型单稳态触发器功能表74LS123输出脉冲的宽度有三种控制方法：a. 基本脉冲宽度由外接电阻RT、电容CT决定，当CT&gt1000pF时，脉宽tp应为： tp=0.45RTCT （其中：单位RT：kΩ；CT：pF；tp：ns）b. 在端加清零负脉冲，可提前终止输出脉冲，如图2。c. 通过在A端或B端加再触发脉冲，可使输出脉冲的宽度加宽，如图3。由于这种单稳可以通过再加触发脉冲增大输出脉冲的宽度，所以它被称为可再触发式单稳触发器。利用逻辑门电路的传输延迟时间，将奇数个与非门首尾相接，就可以构成一个基本环形振荡器。以三个“与非”门为例，如图1所示。设某一时刻电路的输出端vO3为1，经过1个传延迟时间tpd后 vO1为0，经过2个传延迟时间tpd后 vO2为1，经过3个传延迟时间tpd后 vO3为0。如此自动反复，于是在输出端得到连续的方波，且周期为6tpd。这种电路简单，但由于门电路的传输延迟时间很短，因此这种振荡器的振荡频率极高且不可调，所以实际中用处不大。RC环形多谐振荡器是在图1电路中加入RC环路，如图2所示。它不但增大了环路延迟时间，降低了振荡频率，而且通过改变RC的数值可以调节振荡频率。其中Rs是限流电阻，值不大，约100 。由于加入RC环路电路的振荡周期大大增加，逻辑门电路的传输延迟时间同其相比可忽略，于是各点波形如图3。

（1）第一个暂稳状态（t1～t2）设在t1时 vI1（ vO）由0上跳到1，则 vO1（vI2）由1下跳到0、 vO2由0上跳到1。根据电容C的电压不能跃变的特点知必定引起一个RC电路的暂态过程。首先vI3必定跟随vI2下跳。这个负跳变（因为RS很小之故，可近似认为就是G3门的输入电压）保持vO为1。其次由于vO2为高电平、vO1为低电平，故有电流通过电阻R对电容C进行充电，并使vI3逐渐上升。在t2时vI3上升到门电路的阈值电压VT，使vO（vI1）由1下跳到0，则vO1（vI2）由0上跳到1，vO2由1下跳到0。 （2）第二个暂稳状态（t2～t3）首先和第一个暂稳状态相似，各门电路的状态发生上述翻转后，由于电容电压不能跃变之故，vI3必定跟随vI2上跳。这个正跳变保持vO为0。其次由于vO2为低电平、vO1为高电平，电容C经R及G2门开始放电，并使vI3逐渐下降。在t3时vI3下降到VT，使vO（vI1）又由0上跳到1，开始重复第一个暂稳状态。由于电容C的充、放电在自动地进行，故在输出端vO得到连续的方波，其频率由电容的充放电的时间常数决定。由于电容充放电回路不完全相同，故充电时间常数与放电时间常数有所区别。如采用的是TTL门电路，经过估算，震荡周期约为图1是另一种使用较多的方波发生器电路，由两个“非”门组成，每一个“非”门输出端与输入端之间连有一个电阻R=R1=R2，电阻阻值恰好使“非门”内的晶体管工作在放大区，一般取800Ω～2kΩ。这样两个“非”门通过电容C=C1=C2交叉耦合形成反馈环路，相当于两级放大器经RC耦合一样，形成正反馈回路并产生振荡，波形如图2所示。如果因电源电压波动或其它原因使v1有微小的正跳变，则由于“非”门工作在放大区，且电路具有正反馈环，迅速使G1饱和导通，vO1输出低电平。因为电容C1电压不能越变使vI2下跳，这个负跳变使门G2截止、vO1输出高电平，电路进入第一个暂稳态：由于vO1为低电平、vO2为高电平，有电流经R2对C1充电，并使vI2电位随之上升，当上升到阈值电压VT时，门G2饱和导通，vO2输出低电平。接着同样地电容C2电压也不能越变，使vI1出现下跳，这个负跳变使门G1截止、vO1输出高电平，电路进入第二个暂稳态：同样地由于vO1为高电平、vO2为电平低，有电流经R1对C2充电，同时C1经R2开始放电，随着充放电过程的进行，vI1电位随之上升，当上升到阈值电压VT时，门G1再次翻转，电路进入第一个暂态过程，如此反复。输出方波的周期由电容充、放电时间常数（R1C1+R2C2）决定。当R=R1=R2、C=C1=C2时，振荡周期可如下近似计算：，