fail方法以及异常处理的方法有什么作用呢

不是专业的TE，只是随便聊聊我所了解的一些CP常识，不成系统，所涉及的也都是简单的IC测试。

CP字面意思是chip probing，在wafer出厂后封装之前对chip die进行一次测试，因为没有封装，所以必须通过与测试板连接的针卡probe die上的pad，测试功能、参数是否达标，一旦fail，就会通过ink或者mapping的方式将failed die的坐标记录下来，在封装取die时会跳过这个坐标。CP的目的有两个，第一是提高FT良率，节省封装成本，第二是trimming，在封装之前对芯片的参数和性能做修调。CP和FT的测试报告格式没有区别，都会分bin，每个bin的含义没有特殊要求，有经验的TE会将测试内容或测试目标相似的测试项归入同一个bin中，这样一旦出现low yield，在测试报告中通过查看各个bin的失效率，可以第一时间快速判断可能的大致原因。无论CP和FT，测试项的顺序一般都是先测open/short，然后测最基础但容易失效的测试项，比如启动电压，静态电流，一旦失效后面的测试项就不用测了，可以提高UPH，加快速度。CP的测试环境要比FT更严酷，首先针卡上的一根根探针就像一根根天线，数字、功率开关产生的噪声很容易couple到芯片内部，导致测试不稳定，另外寄生电容的关系，可能会导致输出脉冲信号的slew rate大大降低，影响测试精度，所以除非是必须，或者FT失效成本较高，否则不推荐在CP进行大功率的开关测试和高频时序逻辑测试，多数是测试一些静态参数。每根探针针头的直径在几微米到几十微米之间，所以如果流过探针的电流比较大，而探针又比较细，会缩短针卡寿命。在CP过程中，wafer的最外围2~3mm的范围内，芯片的良率很低，这是工艺本身造成的，所以在测试程序中会提前打点打掉，同时打掉的还有一些占用了芯片位置的PCM、test key或对位标记，这些位置不予测试，计算良率的时候，也不计算在内。为加快测试速度，一张针卡可能会同时probe 2颗或更多的die，采用并行或串行的方式测试，可以大大节省测试时间。原则上CP的测试标准要比FT更严格，FT比QA复测更严格，QA比EC table更严格，这样一级级放宽才能保证每一级测试和最终成品的良率。如果fab比较成熟，芯片功能没有特别复杂，CP的良率可以达到97~99%左右。