当前位置:新励学网 > 秒知问答 > 0基础学verilog难不难想学习veri

0基础学verilog难不难想学习veri

发表时间:2024-08-16 12:37:22 来源:网友投稿

不难的!verilog HDL和c 语法上有蛮多相似的,一个星期差不多就可以学会!但记住verilog HDL是硬件描述语言,要大脑中有电路,并且是并行执行的,而c语言是顺序执行的!我个人觉得很应该学啊,毕竟EDA是个很大的市场嘛!还有建议verilog 主要还是要结合CPLD,FPGA 实践重要! 最后祝你好运哈!

免责声明:本站发布的教育资讯(图片、视频和文字)以本站原创、转载和分享为主,文章观点不代表本网站立场。

如果本文侵犯了您的权益,请联系底部站长邮箱进行举报反馈,一经查实,我们将在第一时间处理,感谢您对本站的关注!